2023年10月，日本光刻機大廠佳能（Canon）正式發(fā)布了基于納米壓印技術(shù)（NIL）的芯片制造設(shè)備FPA-1200NZ2C，預(yù)計為小型半導(dǎo)體制造商在生產(chǎn)先進制程芯片方面開辟出一條全新的路徑。

近日，佳能負責(zé)新型納米壓印設(shè)備開發(fā)的高管武石洋明對媒體表示，F(xiàn)PA-1200NZ2C將會在2024年至2025年間出貨。

據(jù)了解，納米壓印技術(shù)并不是利用光學(xué)圖像投影的原理將集成電路的微觀結(jié)構(gòu)轉(zhuǎn)移到硅晶圓上，而是更類似于印刷技術(shù)，直接通過壓印形成圖案。在晶圓上只壓印1次，就可以在特定的位置形成復(fù)雜的2D或3D電路圖。

當(dāng)下的5nm制程的先進半導(dǎo)體制造設(shè)備市場，則由ASML的EUV光刻機所壟斷，單臺價格約1.5億美元。

對于接下來更為先進的2nm及以下制程的芯片，ASML也推出了成本更為高昂的High-NA EUV光刻機，單臺價格或?qū)⒊^3億美元，這也使得尖端制程所需的成本越來越高。

相比之下，佳能的目前納米壓印技術(shù)將可以使得芯片制造商不依賴于EUV光刻機就能生產(chǎn)最小5nm制程節(jié)點的邏輯半導(dǎo)體。

佳能半導(dǎo)體設(shè)備業(yè)務(wù)部長巖本和德此前還曾表示，如果改進光罩，納米壓印甚至可以生產(chǎn)2nm先進制程的芯片。

佳能的納米壓印技術(shù)或許將有機會幫助佳能縮小其與ASML的差距。

更為關(guān)鍵的是，佳能的納米壓印設(shè)備成本和制造成本都遠低于ASML的EUV光刻機。

巖本和德表示，客戶的成本因條件而異，據(jù)估算1次壓印工序所需要的成本，有時能降至傳統(tǒng)曝光設(shè)備工序的一半。

而且，因為納米壓印設(shè)備的規(guī)模較小，在研發(fā)等用途方面也更容易引進。

據(jù)了解，采用納米壓印技術(shù)，將可使得整體的設(shè)備投資降低至EUV光刻產(chǎn)線設(shè)備的40%水平。

雖然佳能并未公布其納米壓印設(shè)備的定價，但是，佳能CEO御手洗富士夫此前曾表示，該公司的納米壓印設(shè)備的“價格將比ASML的EUV光刻機低一位數(shù)（即僅有10%）”。

在客戶方面，佳能表示目前收到了半導(dǎo)體廠商、大學(xué)、研究所的很多咨詢，以期待作為EUV設(shè)備的替代產(chǎn)品，使納米壓印設(shè)備備受期待。

預(yù)計，該設(shè)備將可用于閃存、個人電腦用DRAM，以及邏輯等多種半導(dǎo)體生產(chǎn)用途上。

不過，需要指出的是，納米壓印是完全不同于光刻技術(shù)的全新路徑，因此它與現(xiàn)有的基于DUV或EUV光刻的產(chǎn)線是不兼容的.

也就是說現(xiàn)有的大型芯片制造商無法再現(xiàn)有產(chǎn)線中直接使用納米壓印技術(shù)，需要重新建立全新的生產(chǎn)線，顯然這將成為阻礙納米壓印推廣的一個因素。

目前中國半導(dǎo)體產(chǎn)業(yè)正受到美日荷的多方圍堵，國內(nèi)半導(dǎo)體制造商獲取先進的半導(dǎo)體制造設(shè)備受到了限制，佳能的納米壓印設(shè)備或?qū)閲鴥?nèi)發(fā)展先進制程提供一條突破封鎖的新路徑。

但是，佳能的納米壓印設(shè)備可能無法對中國大陸出口。查閱日本的出口管制清單發(fā)現(xiàn)，當(dāng)中就有限制“可實現(xiàn)45nm以下線寬的壓印光刻裝置”。

佳能CEO御手洗富士夫也在此前的采訪中也曾表示，佳能可能無法將這些（基于納米壓印技術(shù)的）芯片制造設(shè)備出口到中國?！拔业睦斫馐牵魏纬^14nm技術(shù)的出口都是被禁止的，所以我認為我們無法銷售?！?/p>

不過，如果佳能的納米壓印設(shè)備能夠在實際量產(chǎn)當(dāng)中獲得成功，也將為國內(nèi)半導(dǎo)體制造提供一個可以繞過EUV光刻機繼續(xù)發(fā)展先進制程的新思路，國產(chǎn)半導(dǎo)體設(shè)備廠商也可以選擇納米壓印技術(shù)路線來開發(fā)相關(guān)的設(shè)備，來助力國產(chǎn)先進制程的進一步突破。